在使用xilinx厂家的FPGA时,chipscope经常被用来分析和调试,在我们使用chipscope时,有的时候会发现想要添加的信号会无法找到,主要原因是ise在综合时将会对我们的v文件进行相应的优化,我们可以使用(* KEEP="TRUE"*)原语保证一些信号不被优化掉,但并不是对于任何信号都是有用的。
为了方便使用,v3学院www.v3edu.org为大家整理出来了具体的步骤,具体如下:
1、打开ise,点击
2、按照下图找到对应位置
3、将右边的(* KEEP="TRUE" *)添加到需要不被优化掉的信号前面,如下所示
(* KEEP="TRUE" *) wire clk_125M;
我们再次对工程进行综合后,即可在chipscope中找到对应的变量。
在您的FPGA道路上,V3学院祝您一臂之力。
www.v3edu.org posted on 2017-02-28 10:22 阅读( ...) 评论( ...)